2分频器的失真问题
2分频和Mixer之间总是要个buffer的，加个buffer把高次谐波过滤之后看看是不是波形会好很多
你所谓的时域波形失真是高次谐波；对mixer影响就是会把谐波处的频道混到有用频道中；
频率除了2，噪声会好6dB；
CML的除2电路，除了功耗噪声外，还要注意检查input frequency sensitivity curve，就是保证除2的情况下最低输入幅度随输入频率变化的曲线；
曾经CML具有速度快的优点，但随着cmos工艺尺寸缩小，这个优势不复存在，现在CML用的很少了。相对TSPC，CML实在太大了，功耗效率太低了。
请问，可以采用TSPC结构产生正交信号吗?
设计的电路功耗和面积都很care，要是在中间加一个buffer，功耗可能会是一个问题。请问，若不加buffer，会有什么问题呢?我今天仿真发现2分频对负载很敏感，是不是加buffer主要是消除这个?
mixer输入对管很大的，所以对前级负载也就很大，你也说了仿真发现2分频对负载很敏感，所以加buffer就是为了减轻对2分频的负担。这些功耗是没办法降低的。
TSPC 我建议还是不要用了，这中结构有很多问题的
mixer输入对管很大的，所以对前级负载也就很大，你也说了仿真发现2分频对负载很敏感，所以加buffer就是为了减轻对2分频的负担。这些功耗是没办法降低的。
TSPC 我建议还是不要用了，这中结构有很多问题的
为什么说tspc的结构不要用了?你说的问题具体是哪些啊?有什么文献说到你说的问题吗?
那现在点13工艺下2G左右的分频用什么结构呢?不用cml?用tspc?
CML 90nm也很常见啊
.13工艺下2G左右的分频器用cmos逻辑应该是没问题的
谢谢。我的混频器输入端负载大约80f，连线负载应该也在几十个f，依据这个，我加大CML分频器的偏置电流，似乎还是可以驱动这些负载，给Mixer的幅度也是可以满足要求的，是不是这样就可以不加buffer了?我正在仔细仿真这种情况。
建议楼上加大预估负载的电容值，连线几十个f? 不知道你怎么估算的? LO buffer本身就是功耗最大的地方，基本省不下来的。
产生正交信号跟用tspc没有丝毫关系；常用两个方法产生正交信号：polyphase filter、高倍频除2或除4
如果用除2的方法产生，divider实现方式可以是：CML、TSPC、C2CMOS，甚至mux搭latch都可以——选哪个看信号频率/功耗/面积等因素。
我想请问下，有没有见过用4个latch做正交二分频的结构，相比用两个的有什么优点啊。
你好，请问你所指的input frequency sensitivity curve这项，是怎么仿真的?小弟刚入门。