为什么两级运放第一级输入对管用PMOS更好？
SR不是输入电流和米勒电容决定的吗?而且通过需要的GBW可以计算出gm，gm=2I/Veff，那么Veff本身应该是由GBW和米勒电容决定了吗?无论是PMOS还是NMOS，都要调至这个过驱动才能满足要求，何来PMOS的Veff更大一说?
谢谢大家帮忙解答一下我的疑问。
在偏置电流和宽长一样的情况下pmos的gm更低，从而在GBW保持不变的情况下降低了米勒补偿电容Cc，根据两级运放转换速率公式SR=I0/Cc，I0不变，Cc减小，所以说转换速率增加。
" 从而在GBW保持不变的情况下降低了米勒补偿电容Cc"麻烦能把这个说仔细一些吗，谢谢了，
谢谢解答，我大概理解了。是不是说一样的偏执电流和宽长比之下PMOS的gm更低，NMOS更高，所以NMOS放在第二级，PMOS放在第一级，根据（gm6/gm1）=K*（CL/Cc）,这样就能获得更小的Cc（简单地说就是需要更小的补偿电容），这样第一级电流不变，SR升上去了。
但是如果我让第一级NMOS，第二级PMOS，只要gm的比例做到第一种方式那样的比例不是也能把Cc降低下来吗?SR不是也可以升上去吗?
与第二级没关系。GBW=gm1/（2*pi*Cc），与第二级没关系，非主极点远大于GBW即可。
因为 GBW=gm1/（2*Pi*Cc），若GBW不变，在相同偏执电流和宽长比的条件下PMOS的gm更小，所以Cc也就可以取得小一点，摆率就提高了。
那样是不是增益就小了?看来有得就有失是吧?
enen
您说的 是那本说呢，能介绍一下吗，我也想好好看看，谢谢了，要是有电子版的能发一下吗，selfsalvation04@yahoo.com.cn.要是没有麻烦能告诉一下书名 我自己找找，劳驾您了
学习了，谢谢哈
第一次知道还有这个的。 设计时没怎么考虑
ken martin的书里讲运放的那一章说的，你在论坛上一搜就有
因为PMOS用的是独立的Nwell，比nmos管的vth更加稳定。衬底效应轻。
好的 ，谢谢啦
同意~采用N阱工艺，所有NMOS共用一个衬底，接在系统最低电位，PMOS可以做在各自的阱里，当然也可以做在同一个N阱里，这就允许将PMOS管的body和Source连在一起，减小/消除衬底偏压效应，稳定阈值电压Vth。特别是对差分输入对管进行处理，会好点。
同意太阳君~不过输入极用NorP首要看你前级的直流电平吧~其次考虑匹配和噪声~SR GBW Power都是最后折衷的~还有就是差分输入级GR都要打两圈(多子+少子)~所以Vth都要做到稳定才敢用~
学习学习！
必须顶起！
我用p管做输入对的考虑就是 1/f 噪音会小一些
能否从noise的角度理解?
起初我也一直认为是考虑到噪声的缘故，今天第一次听说到跟SR的关系。不错不错
一片茫然！学习！
PMOS input也和CMRR，offset有关。
学习了
这两天突然想到一个问题，如果在一样的偏置电流下，若要得到相同的gm，输入管输入管分别使用NMOS和PMOS，NMOS应该比PMOS宽长比更小才对，补偿相同的gm，米勒电容Cc应该也是相同的，这样SR=I/Cc也是相同。所以得到结论应该是，为了得到相同的SR，输入管使用NMOS比PMOS应该宽长比更小。所以我觉得你的解释单单从第一级解释是说不通的。不知道你是否同意我的说法?
但是我觉得Martin的书上讲的是对的，这个问题应该从两级的角度考虑：第一级输入使用NMOS，第二级输入就需要使用PMOS，如果第一级使用PMOS那么第二级就要使用NMOS。
接下来，根据Sansen老师的书上的公式gm6/gm1=(CL/Cc)*4,其中gm6为第二级输入管的gm，CL一般是Cc的2.2倍左右，那么从定性的角度上讲，第二级的gm6大约为gm1的8.8倍，然而我们知道如果我们设计时采用Vdsat=200mV（不考虑短沟道效应），那么为了获得8倍gm我们需要I也变为8.8倍（gm=2I/Vdsat），这样如果我们假设第一级与第二级Vdsat是一样的，那么理论上我们需要第二级为第一级电流的8倍。
综上分析，我们现在做一个假设，在这个假设中我们采用控制变量的方法，固定所有值，仅仅使输入管类型可以改变：两级OTA设计，负载电容CL，为了稳定性考虑我们设计gm6/gm1=(CL/Cc)*4约为8.8（gm6为第二级输入管跨导），假设Cc也是固定的（SR固定了），并设第一级输入电流为第二级的1/8.8,并且假设Vdsat=200mV，我们唯一需要改变的仅仅是两级输入管的类型：
1.NMOS作为第一级的输入管，PMOS作为第二级，此时我们算出NMOS的宽长比为a1，PMOS宽长比为b1，假设μn=3μp，b1=3*8.8a1=26.4a1。
2.反之，如果第一级用PMOS，第二级用NMOS，第一级PMOS宽长比为3a1，第二级MNOS宽长比为8.8a1。
这样看，第二种情况必然比第一种情况更好，当然我们的假设是建立在其他一切条件相同的条件下。若我们当初的假设中宽长比固定，电流可变，那么算出的结果将会是，第二中情况的功耗更小。
如果考虑单级情况，抛开noise和衬底偏置效应的问题不谈，负载电容固定不变，仅考虑SR和gm折衷的问题，我觉得NMOS比PMOS更好。
希望你能反驳我的说法，呵呵
1711064497,加好友慢慢聊
好的
在同样偏置电流下，看得到同样的gm时PMOS和NMOS哪个尺寸更大，得看是否关心过驱电压Vov吧?我之前做过的设计，为使管子在饱和区且不靠近饱和区边缘，再考虑管子匹配，Vov取值范围基本固定在0.2-0.3左右，gm=2ID/Vov，因此ID和Vov都固定时P管和N管跨导就固定了，那得到同样的gm自然是PMOS尺寸大。如果Vov不用固定随意取，那在固定偏置电流时 gm正比于[u*Cox*(W/L)*ID]^-0.5，P管迁移率up低，得到同样大小的gm时尺寸更小
两级运放第二级CLASS AB
这种结构岂不是NMOS更好?