功率管L的取值

一个boost电路，高端Pmos的L值取得大于最小尺寸，约为1um~1.2um，（数字电路中L的值小于等于0.5um，这说明工艺尺寸约为0.35或0.5） 请问这可能是什么原因?因为工艺评估一般是以功率管的面积作为参考，一般功率管的L都应该取到能取到的最小尺寸才对啊?
boost电路输入电压1.8~5V 输出电压5V左右

個人認為 取最小尺寸

3q,我们这边取得也是最小尺寸，不过我看ti的有一款芯片他们取得不是，也不是高压应用

如果 driver 接到IO端
考慮到ESD 問題
因為沒有打 esd implement (need ultra mask layer)
L 會大些
主要是怕ESD

请问这个芯片输出电流是多少啊，300mA?

最大输出电流1.1A

的确是接到输出端，不过我想这么大的功率管，哪怕是为了防ESD，L增大一倍还多，整个面积多好多，感觉划不来，ESD的要求又不是车载的要求=。=

车载ESD要求多少?8K?

要推到 1.1A ?bonding wire 1mils 也到不了得 double bond .
有個變通方式是 output + ESD_cell.因為你 mos 很大顆就
堵ESD走ESD cell ..
不過 有時得打ESD 後才知道
還有方式是 contact 少打些增加 阻抗一般esd implement mask layer 就是增加 rd , rs 去提高 esd
所以會影響 driving能力 .
sink =1.1a那你的Vds =?
chip 會不會過熱?

power mos是pmos 还nmos?

你能确定power pmos 跟一般的pmos是一种mos?而不是阈值被调低了的，或者其他.

boost中的高端pmos

应该是高压PMOS

车载要求好像高些，从data sheet来看，可能要符合更严格的协议。 PMOS的画法和普通pmos类似，不过它的阈值就不清楚了，它的导通阻抗85m欧。

你好，你说的跟我的问题：功率管L的取值没有取最小值好像没有关系? PMOS导通阻抗85m欧（typical），那么Vdsmax=1.1A*85m吧

输入Vin=1.8~5V， 输出5.1V的boost结构，应该不是高压应用吧?

5v 應該是 low volt device 0.5um
夠了..
所以的要求是 Pmos rds_on=85m Ohm..
那只有PMOS power 不太大
不過 PMOS 流 1.1Ametal 要畫很粗或改 thick metal (rule會變大)

一般都加厚顶层金属

除了ESD考虑之外，就是power pmos跟逻辑的mos不一样。他们可调工艺的话或者可能性很大。