12V，4A，50毫欧 pmos 功率管

哪位做过12V，4A，50毫欧 pmos 功率管?如果用BCD工艺中的LDMOS做，发现面积很大，S端电源线和D端输出线应该怎么布置?S端电源线和D端输出线的寄生电阻会不会很大（一般有多大?）。

你确定是12V的LDMOS，
如果用40V的工作在12V的话，Ron当然要吃点亏

你这样估算吧，常温下50m的导通电阻，管子自身做30m，走线和接触孔按照20m，一定要用顶层的厚铝金属/厚铜金属。走线用梯形走吧，可能会好很多。LDMOS管导通电阻做小，本来面积就很大，而且是PMOS管更大，如果有可能还是考虑用LDNMOS吧。

我围观之中。
解释精辟 ，我都看懂了你的回复

阻抗要求这么低，这个是高压buck DC=DC的high side管吗?

用的12V的管子，不是40V的

应用要求必须用PMOS管，电源线和输出连线已经耗费了好多阻抗。把内部连线阻抗做到20m以下，真不知怎么弄

是high side的，不是DC-DC，而只是做一个电源开关

能说说应用上什么限制了必须用pmos?

NMOS管的驱动麻烦

如果是因为nmos驱动麻烦，那就不是限制。大电流低导通电阻的我们都用nmos。

建议参考一下有相同参数芯片的版图。看看别人的面积还有走线是如何优化的。用高压工艺做，这么小的导通电阻，的确很伤神。

目前还没有见过相同参数的芯片；见过的小于50毫欧的mos管，都是单片的VDMOS，且面积都在1mm2 以下

还有一定要注意electromigration的问题。