LDO电路中的运放
时间:10-02
整理:3721RD
点击:
大神们,求助!
我现在想设计一个芯片内部的LDO电路(功率管用PMOS管),但是不知道LDO电路所用运放的性能有什么要求?
谢谢指导!
我现在想设计一个芯片内部的LDO电路(功率管用PMOS管),但是不知道LDO电路所用运放的性能有什么要求?
谢谢指导!
自己顶起呀!
最基础的要求即可
看你电路的应用,速度看GBW,精度看gain,另外考虑PSRR
麻烦你能具体说下么?就是增益大概要多少,还有GBW、-3db跟psrr什么的。谢谢了
看你的应用。我举例LDO用于ADC当中的reference,
假设ADC的精度10-bit,LDO的gain可能要60dB以上。
若LDO后面是switch-cap电路,LDO频宽需求比较大,跟周期时间有关。
PSRR通常是-40dB左右。
多谢哈
路过围观,嘿嘿
ldo增益还是容易的,关键还是稳定性哦,PM