请教一下 为何在带隙电路中多用PNP 而 不用NPN

因为PNP和标准CMOS工艺兼容

这个是工艺的问题，pnp管可以在标准cmos工艺中制造啊，npn不行

楼上正解

but now almost all the sub-0.25u technology is using deep n well technology, means we can use npn now? which one is better from noise and matching perspective?

不知道深阱在体内的一致性如何呢
ps：有几个语法错误

做deep-well会增加称本吗?还有,用了NPN,还能叫标准CMOS工艺吗?似乎有论文说这是BiCMOS了.

标准CMOS工艺中，为了和CMOS工艺结合，大多数使用PNP；在BiCMOS中，好像多使用NPN。

课本上都有介绍，工艺问题了

标准CMOS工艺中，为了和CMOS工艺结合，大多数使用PNP

衬底为p，这样比较方便利用 pdiff_in_nwell, nwell, sub构成纵向pnp

學習學習！

学习学习

学习了！

原来如此！

长知识了！

因为是CMOS工艺，用VPNP不会增加层次而增加成本。

这个是工艺的问题，pnp管可以在标准cmos工艺中制造啊，npn不行

这两个问题提得很好，值得探讨
目前Mixed-Signal CMOS工艺和RF CMOS工艺都有DNW，
确实存在npn，就是不知道性能咋样，请高手指教

mixed signal cmos 工艺里的npn一般比pnp性能好很多.实际上非常头疼的问题是怎么能把pnp性能提高

哈哈，长见识了

xuexile

工艺标准决定的

那么使用npn的具体原因是因为Beta值高吗?噪声和失调较小吗?为什么?

单是增加了deep nwell觉得也算是标准CMOS工艺吧

标准CMOS工艺也存在NPN是横向的NPN，容易受后期的packing的stress影响。

请问用pnp 和npn还有寄生pnp的区别呢?
看三森的书里说寄生的垂直pnp的beta值较高，会比cmos里的pnp和npn效果好些
那么beta值是如何体现的?用npn除了隔离噪声效果会好一些，还有其他优点吗?
谢谢！

Standard CMOS process no NPN