DCDC中电感类型的选取
或者哪里有相关介绍。
我顶，我顶，我顶起来啊
顶，大家顶起来啊?
不懂帮顶。电感的选取跟输出纹波有关系。开关频率提高能减小电感值，但能否减小到贴片电感的数值，这个需要再计算下。另外功率电感和贴片的最大区别应该是最大导通电流吧，等效串联电阻功率电感肯定会小点的。贴片电感一般面向信号处理，而不是功率输出。
功率能用在MHz频率范围么?
请问，16.368MHz的开关频率，DCDC输出端电感和电容值如何确定?或者有不有这方面的资料，谢谢！
mark。
真给力！16MHz是数字的DCDC么?关于功率级的LC设计，建议你找本电源的书看看。
我推荐你看这本英文版的：《Basso-Switch Mode Power Supplies - SPICE Simulations and Practical Designs》
不对，应该是8MHz，呵呵，搞错了，模拟的，现在就是DCDC效率有点低，不知道如何着手?另外，就是DCDC输出电感电容的取值不知道如何取?谢谢你的回答！
不对，应该是8MHz，呵呵，模拟的，现在是DCDC的效率有点低，不知道如何着手?另外，就是DCDC输出端电感电容的取值没搞清楚?谢谢你的回答！
比较感兴趣你的指标是怎么顶出来的，比如说8MHz 。能给出你这个DCDC的应用环境(就是负载是什么东西)和你这个的L,C,f。
原先national semiconductor有一个online的analog university里面有关于DCDC电感选取的介绍，可惜NS被TI收购后这个online的连接就无效了。
什么是功率电感啊?功率电感和贴片电感有什么区别啊?
什么事功率电感?功率电感和贴片电感有什么区别?
luguo
个人觉得功率电感比较好，寄生电阻通常会小些，对效率影响小一些
用于射频芯片，L=2.2uH，C=10uF，最大负载电流80mA。
我现在按照这个公式
来计算出电感和电容值，仿真了下，输出震荡了，不知道怎么回事?请您指教?我刚开始接触DCDC，也不太懂
是这样的，对于单片DCDC产品一般用功率电感，其导通电阻小，低频性能好，但高频性能不好。而soc中一般用贴片电感，主要是PCB面积的考虑，若性能优先也可以用功率电感，但soc中频率很高一般都在2M以上，所以贴片电感不错。对于频率对这两种电感的影响我不了解，希望谁能补充。
L，C值不是这么简单的定出来的。你要看你的负载能容忍最大纹波电压，还有是效率影响。高频，小L在bonding wire上会产生很显著的问题，不仅易使DCDC功能出问题，还很影响效率。不知道你的频率选择是怎么定的。一般是效率和纹波决定f。
L，C，F三者权衡下把。感觉你频率太高了，你用什么的工艺
同意这个理解。
谢谢你的回答，纹波电压要求为输出电压1.25V的0.25%，即3mV，如何来确定开关频率?有响应的公式之类的吗?
3mV,3MHz就足够了，减小纹波要靠两点，频率和输出电容。频率太高你效率很难达到80%，但低频要求电感较大。可以提高输出电容，减小纹波，保证效率。若你的效率达不到80%一般不会用DCDC，用LDO更好。你这个系统用DCDC就是因为效率的问题。所以效率是主要目标，然后是成本。而且高频你设计难度会很大，最后能实现的设计也因效率太低而pass掉。关于选择公式，你看我推荐的那本书，要理解公式再用，否则硬套公式，对设计没帮助。
按照现在8MHz的开关频率，在40mA负载（最大负载80mA）情况下，仿真的效率为86%。如果降低开关频率，是不是只要响应增大电感值就可以了?另外这个开关频率是不是与环路带宽也有关系?麻烦您了！
如果你在8MHz电路都设计完了，变为3MHz，所有的电路都要变，不仅仅是电感。8MHz仿真效率时候说有电路都包括了?电感和频率变了，环路要重新设计，不仅仅是带宽和稳定性问题。
嗯，所有电路都包括了，所以这个频率不太敢动，因为对DCDC整体系统没把握，请问现在除了通过增大死区时间来提高效率?还有其他方法吗?谢谢您了！
关键是看低负载电流时的效率，大负载效率可以达90%以上。
这种几十mA的DCDC效率在全负载都可以达到90%，低负载时可以差点85%左右（1mA）。死区要合适，不是过大或过小就能保证效率高。你死区也有处理?不是固定的?
而且这种几十mA的DCDC最关注的也是低负载下的效率。你这个仿仿看。
还有想知道这个系统谁定的?ip是以前有的把?你那么高的频率是因为不想产生大的电感电流纹波，使进入非连续导通模式的负载点更低，可以保证一定负载上的高效率。但关键是一旦进入非连续导通模式时，效率怎么样?在这种模式下是否有特殊处理?如PSM，或burst。
我计算一下你这个进入非连续模式的临界负载。
你要给我typical下的输入输出电压。我算临界负载
输入3.3V，输出1.2V，谢谢你了！