新人求助：pipeline ADC的最后一级的问题

菜鸟求助： pipeline ADC的最后一级 用Flash ADC 和沿用之前的pipelineADC的每级的结构有什么区别? 各自的优缺点是什么?对于12bit的pipelineADC来说最后一级到底应该如何选择啊?！……

没人回么

求回复

最后一级完成最后的量化，不需要余量的放大，也就是说信号的向后传递到此为止。
另外，以每级0.5bit冗余为例，最后一级只需要完成的2^Nbit即可，如果最后一级仍然保留0.5bit冗余的话，这样你会丢失全1code（11....11），比如10bitADC，本来你的codec是从0~1023，那么现在会丢失一个码，变成0~1022，也就是就是产生了1LSB的整体增益误差。

那么我做一个12bit 功耗在65mW，单通道采样速率大于60MSPS的 pipeline ADC ，每级做1.5bit还是2.5bit的好?级数如何确定?最后一级Flash ADC的位数又该怎么取啊?求大神指点啊

如果是1.2V设计的话，最常见的0.5bit冗余的话，就是2.5bit*5+2bit就行了，或者1.5bit*10+2bit也行。如果是1.8V以上设计，首级可以采用更高bit设计。
如果是单通道输入ADC，可以采用SHA-less设计，以降低功耗和提高SNR；如果是双通道输入ping-pong ADC，则最好采用SHA。

看了你关于1.5bit和2.5bit的设计，受益颇深，但是还有一些细节性的东西我不明白，就是一些电路的噪声，尤其是采样保持电路里面的噪声，这些噪声根据什么计算，是根据自己的公式还是一些经验值?刚开始学这个东西，女生也有点吃力，问的问题可能有点小白，希望大神你给与解答。还有一个问题是：数字校正电路之后为什么要再加一个12bitDAC?多谢大神了

学模拟不好找工作?坑很少

慢慢做，就会有感觉。呵呵

现在刚刚开始接触这个 之前本科不是学这个的入门好困难

可我觉得入门好难啊 很多基础知识看不太懂 和实际参数对不上啊