求助delta sigma adc 前后仿真误差
时间：10-02
整理：3721RD
点击：
本人设计了一个2阶3bit的delta sigma adc，在前仿真的时候 snr可以得到98左右；后仿真中，由于电容的失配snr掉到72，加入dwa后，snr提升到90db,并且低频段的底部噪声相对于前仿真也抬高了20db左右，我想的问前后仿真相差1bit是否合理，如果不合理的话，我的版图可能存在的问题会有哪些
没有人知道吗