拉扎维书上的基准源流片后出现的问题HHNEC 0.13um

工艺是HHNEC 0.13um的工艺，芯片中所用的基准电流源就是拉扎维图11.3上的基准电流源（启动电路未画出），只是在两个栅极用了几十ff的电容稳定电压，电源电压1.8V，用于产生的近1uA的电流Iout，电阻Rs上压降大概24mV，流片后发现测试输出的Iout电流大小易受VDD干扰，因为芯片内有高频数字电路，当VDD上有300mV且10M以上固定频率干扰时（这时VDD的直流等效电压未变化），输出电流Iout会随着干扰频率的升高而变大，在20M频率干扰时电流会变大了20%左右，求助有哪位大牛能解释一下这个现象

别沉了，先顶一顶

10M以上的干扰已经算是高频了。书上的理论推导其实简化了很多条件，并不是说这个电路的电源抑制能力在高频下也能很好。lz仿真时有没仿输出电流的PSRR?再者版图呢?后仿的情况呢?

后仿做过的，PSRR肯定不会很好，但是再不好也不应该会影响Iout的直流输出大小呀，最多是Iout上会叠加高频的干扰信号

如果在VDD上加高频信号源，后仿电路的瞬态特性，这样就和实际测试电路的环境类似了，不要仿真AC哦，看看输出电流是否随着高频信号源的频率而变化呢。

这4个管子的L你用的多大?

管子的工作状态都没问题吧? W/L 是多少?
不过RS上的压降个人感觉比较小。

问题不难回答：
1. 这个结构PSR不好。
2. 高频信号使得电路的镜像节点DC电压飘移。
飘移的原因是环路增益太小.（如 Rs 不够大）

再一点补充：
不要认为高频信号就是理想的对称的干扰！正因为这点，DC点就会飘移。
不要混淆了仿真时候加加正弦高频噪声在power上就作出实际噪声也如此的结论。切忌！

加过高频信号源进行tran仿真的，DC点并不随频率变化的

工作状态应该没问题，已经测试到近1uA的电流了，和设计值差不多

那请问怎样才能在仿真中看到漂移的现象呢?

支持TianBian365 的观点，这个10Mhz 300mV的噪声是自己加的还是其它地方来的噪声啊，有测试过是否标准的正弦波信号吗?

不是标准的正弦信号，是内部高频数字信号通过输出端口的ESD器件时的振荡干扰，这个不是自己加的高频噪声，但是环路增益小怎么影响直流偏置点呢，还是不是很明白

10u左右，具体记不得了，反正考虑到够到调制效应的

电源电压虽然有高频信号干扰，也不是标准的正弦信号，但是VDD的直流点还是1.8V没有变化，这点从示波器的波形测试能非常明显的看出来，VDD的直流分量是1.8V没有改变的

这个电路的iout会随温度升高而加大，会不会是因为你片子内部digital部分工作频率高了，导致芯片内部温度升高呢?

理论非常新颖，值得深思

你设计的问题应该不大，应该是结构选取的问题了，应该搞个高PSRR的。你Rs上压降较小，你可以看下在VDD变化时，导致的VRs变化是多少。提高Rs上压降也不是最好的办法，换结构把。

hi
你好, 做过把噪声加在衬底上试试了吗? 看看DC点偏不偏?
good luck

这个方面的因素已经考虑过了，整个电路也就几十uA的电流，不会使内部温度升高。

主要是想弄清楚此结构出现这种现象的原因，现在是VDD的直流点没有变化，1uA的输出电流，说Rs上压降较小的理由在哪里?PSRR太小?

lz能不能把测试电路也发上来,电流是通过什么测得的?

测试电路是通过连接p管的栅极镜像一路电流，然后再外串一个1M的电阻测试其压降得来

支持jiang的观点，可以测试下当VDD从1.8V上升到2.1V（300mV）时电流是不是也变大了20%，如果是这样就可以解释了。