求助-关于VCO相位噪声的建模

尝试用verilog-A对VCO进行phase noise建模，代码如下：
phase_lin=wc*$abstime;
phase_nonlin=2*'PI*vco_gain*idt(v_dif,0);
thetaout_noise=flicker_noise(n,2,"wpn")+flicker_noise(n*fc,3,"fpn");
vout_al=amp*cos(phase_lin+phase_nonlin+thetaout_noise);
V(out)<+transition(vout_al,0,0,0);

thetaout_noise=flicker_noise(n,2,"wpn")+flicker_noise(n*fc,3,"fpn")----式1
和thetaout_noise=0时vco的输出重合，也就是说式1的结果=0；建模失败‘
是flicker_noise的函数格式有问题么?请懂的大虾们不吝赐教！谢谢！

xdjm们，有莫有人帮帮忙指点下，跪等啊~

各位叔叔大姐，兄弟妹纸们，来指导下吧，加急啊！

有没有做过啊?实在搞不定了，跪求指导啊

跪了一天了，来个指导的吧

救命啊..！