第一次做LDO，请教一个问题
不知道 帮你顶吧
你说的对
应该是相位裕度不够
问题没有描述清楚
就是负载电流发生突变（比如阶跃信号）时输出电压也发生比较大突变。静态情况下满载和空载Vout差的不多。
相位裕度不是和稳定性有关系吗?现在是输出电压跳的幅度非常大，也是相位裕度的原因吗
就是带宽的问题，响应速度不够。
不知道！
Load transient 问题 应该是带宽不够
瞬态响应太慢
IR drop
UBW 不够
谢谢，我优化一下
Let me see this
环路响应时间太长，导致输出电流只能从电容抽取，所以压降比较大。增大GB，会好些
我认为有两点：
1. 环路响应速度，也就是带宽的问题；
2. 但如有复杂变化特别陡，通常再大的带宽都响应不及时，那就要增大Cload，降低其ESR
重点是你加了阶跃负载电流。
阶跃负载电流有无限带宽。
你先得尽量增加decouple电容值，然后还不充分的话，试一试增加环路带宽。
但是越带宽宽，稳越定性坏。所以你得注意确保相位裕量。
LDO环路带宽影响时域响应的稳定时间，如果是超调量比较大，那就是相位裕度不够。闭环的相位裕度要有60度左右。也有可能是负载电容的等效电阻比较大，造成比较大的overshoot。
如果是固定頻率的ripple,那應該是PM不足
我仿下来确实是这个问题，电流都从电容节点里抽。
问题是，如果decouple电容大的话GBW也会降低，如果太小的话，仿出来响应时间是快了，但电压突变会更大。
初学不太懂，问一下应该看闭环还是开环的带宽?还有就是，增大Cload的话GBW不是会下降吗，结果响应更慢了。还有加电流负载我也不是很清楚怎么加，现在加的是ipulse，但真实电路的负载电流情况肯定不是这样，不知道怎样去仿，求教
另问一下，ESR是哪里造成的，我是拿理想电容仿的
我想问一下，闭环的带宽和相位裕度，仿真的时候电流负载和decouple电容负载都要带吗，比如说0电流和100mA电流的GBW和PM肯定不一样的
调整率不够的话，主要是增益的问题。其实，100+mv是可以接受的，主要看你的承受能力，还有频率以及带载的大小
直流波动小，说明不同负载电流下环路增益还可以。觉得首先要清楚自己spec.的Overshoot和Undershoot是多少，外接电容与这个幅度成反比，一般增大外接电容对减小过冲效果明显，但可能对环路稳定性及单位增益带宽产生较大影响。这个要折中考虑，另外可以考虑牺牲功耗获取较大增益带宽，或者考虑一些论文提到的快速反应电路。