PLL在外延片上流片导致异常

同样的设计和工艺，从单晶片换到了外延片，最高频率从500MHz以上，掉到了100多MHz，在低温和/或低压下更差，搞不清原因啊。
针对两批tapeout PCM的对比，mos本身的特性差别不大，主要是nwell resistance变化较大（PLL中的bias和loop filter采用了Rnw），增加了30%左右，但是从spice simulation看，即使增大Rnw至原来的3倍也不会造成如此大的变化。除了bias中还有diode connected mos外，PLL中不含有其它特殊器件了。
大牛们说说这是怎么回事。什么关键的地方被我忽略了?

频率变化应该是VCO和参考频率的问题吧，与loop filter关系不大。

谢谢你的回复
两批电路测试条件都会一样的。我也怀疑是VCO或其控制电压有问题导致频率上不去，但是没有想明白外延片导致了哪些参数变化，进而导致VCO震不上去。

对于这个问题大家提供点思路啊，说不定您的猜测能帮我定位问题呢

VCONT会否先转换为控制电流，这里有没有用到电阻呢

你有没有看过mosfet在低压和低温下的特性变化。
通常PCM只会给你idsat, vth。这些参数都是在正常电压下量测的。你可以请foundry帮你量一下低压的I/V

使用外延片,衬底电阻变小,也就是说各个模块通过衬底的相互干扰会变大,有没有可能是相互干扰引起你的频率下降?