关于小数分频中sigma-delta调制的一个疑问

对于频率综合器来说,为了解决高分辨率和环路带宽(锁定时间)的矛盾,同时,高的鉴相频率也会减低参考信号引入的相位噪声, 出现了小数分频的概念, 这是一个平均化的思想, 比如说5.3分频, 在10次分频中, 7次进行5分频, 3次进行6分频,10个divider输出脉冲(10个参考时钟脉冲)对应53个vco输出时钟脉冲,也就是说进行了5.3分频;而对分频器分频比进行切换的控制,如果以一位累加器为例,输入为0.3,那么将会出现0001001的调制信号的周期性, 从而引入小数杂散的问题,高阶Sigma-delta可以解决这个问题, 不太明白的就是高阶DSM的输出控制信号是不具有周期性还是说这种周期性拉长了而已?

高阶DSM和低阶DSM输出信号的区别有谁给讲解以下阿看资料看晕了

有没有人来指导一下阿, 跪求指点阿

高阶SDM也有周期性，周期性拉长了。
高阶与低阶的区别除了杂散少了之外，更重要的是量化噪声的shaping不一样，低频量化噪声更少。

问题很好 怎么没人解答啊我也搞不清。
DSM中的控制信号是不是就是周期变长了，变成一个伪随机。从而把SPUR减小了，是这么理解么！
看文章里都说把噪声推向高频，可是还搞不懂这个噪声是哪来的，deta-sigmaADC里的噪声好像是量化器引起的，可是小数分频里没有量化这一过程啊！噪声哪来的呢！晕了！

小数分频当然有量化，loop的division ratio是一个平均值

问题问得好！