请教 关于LDO的问题
1 Load Regulation 过低是否引起输出振荡?
2 怎么样增加Load Regulation?
现象: LDO实际流片出来的样片在输出大电流下时,输出出现振荡,振荡幅度从我所设定的VOUT值到VDD(没有负载变化,不变的负载下)
在输出小电流下,无此现象.
另外我的输出负载瞬态响应比较不好,45us左右,我知道这会影响负载转换时的系统稳定性,但实际测试出现的情况是在不变负载下输出大电流出现了振荡,请问有可能是这个能力不够所造成的吗?
个人怀疑是频率补偿没有做好,但是我在仿真时,PM达到了70,求解,谢谢.
load regulation主要反映了LDO的精度。输出在大电流step的时候震荡主要是频率补偿没做好。
提高line/load regulation的主要方法是提高error amp的增益。
非常感谢
提高line/load regulation的主要方法是提高error amp的增益
我怀疑你的增益是足够的了 一般70db就可以保证了
会不会是别的问题，比如layout?
我假设功率管和输出直接的金属电阻为1欧姆，那么在输出电流分别是1u和200mA时就有0.2v的差别，而仿真你是绝对观察不到的
另外稳定性的问题，不知道你有没有仿真负载瞬态响应，一般电源和负载瞬态响应都要仿真的，而且尽可能条件苛刻一些，corner也要仿真，不然只看相位裕度是没有意义的
LDO表面上看很简单，其实做好还是挺难的
现在增益都可以做到100DB了，虽然70DB能在一定情况下满足
增益是多少是根据spec算出来了,有时候增益大了,其它性能就牺牲了,反而得不偿失,100db也不算大,我老板做的二级运放,增益是130db
谢谢回复！
75db,应该够了.
我的Layout金属线电阻很小,估计问题不大,而且这个主要影响的应该是精度,对系统稳定性应该影响不大
Load transient response为45us,Vout为2.8V,Vdd为4V,Iout由10mA变化到100mA,tt状态, 温度25摄氏度.
个人认为负载瞬态响应这个参数做低了,但我认为这个参数应该影响的是输出负载发生改变时候系统的稳定性,而我现在的问题是输出负载不变的大电流下,输出出现振荡(某些片子为较大的纹波),我不能确定到底是不是它的问题,求解,谢谢！
有没有仿真过PM随着负载电流的变化?不知道你的70的PM是在什么负载电流情况下面，还有就是输出电容的esr也会影响稳定性的
我也做过LDO，可惜没有流片的机会
LDO的Load regulation 主要与环路增益，输出电阻有关，与环路增与成反比，与输出电阻成正比。
你的70度的phase margin 是整个环路的吗?
而你跑了足够多的工艺角，而且都有70度的phase margin?即在所有的情况下都是稳定的吗?
还有你的补偿是依赖输出电容的ESR的吗?
从你所说的情况看，是很有可能是环路的phase margin不够，这样在transient上看到的是振荡。
应该是系统稳定性问题吧，楼上的说的对，你的相位欲度，是全负载下的吗，LDO的稳定性是会跟随负载变化的哦，输出电流越大，PMOS的内阻越小。
仿真的时候要保证空载，1%负载和满负载下系统都稳定哩，可能你的欲度在小电流下系统稳定，但在大电流下未必哦，先仿仿看。^_^
相位裕度随负载电流变化，电容的esr也影响相位裕度。估计大电流下相位裕度不够吧。
首先,非常感谢你的回复.
其次,基准无振荡现象,LDO输出环路PM70度是在25摄氏度tt状态下,ESR电阻为50毫欧,电流为150mA.现发现问题:25摄氏度时ff,fs,sf等corner下PM变化不大,但是在ss,PM只有40度,估计这就是问题所在.
现想请教一个问题:通常情况下,做仿真各位都在什么温度状态下仿了了哪些工艺角?
我通常是在高温下仿真ss,低温下仿真ff,25摄氏度下仿真tt.
最后我的补偿依赖esr电阻,但我的产品要求是输出负载必须要有一个1uF的陶瓷电容,所以我设定ESR电阻为50毫欧.
首先,非常感谢你的回复.
其次,相位欲度,写错了,别欲念太深了.(呵呵,玩笑而已,勿见怪).
然后,想请教一个问题,输出电流变化对于输出环路带宽是什么影响?
负载电流越大，带宽越小。
corner的话 你写个脚本文件一般MOS的tt ss ff sf fs 温度的-45 27 125 电容的tt ss ff 外加电源估计150个左右的corner最好都跑一下，这次你的工艺可能偏在ss很有可能的
另外，你把负载电流设为一个变量，然后利用spectre中的parameter 分析就可以看到PM和负载电流的关系
补偿用电容esr的话，esr应该比较大，最好换个类型的，陶瓷的太小，因为你的零点肯定在GBW外面，不知道你是怎么取得70的PM的
而且这种补偿方法过时了 overshoot太大，纹波不好
我用的内外补偿的方式,内部用零点补偿的方式,外部再加电容补偿,不是单纯的只靠外部补偿.
电容是因为spec要求就是这个样子,没法改.
有1u的陶瓷带50m的电阻?
一般就几毫欧,不超过10毫欧,但是为了严酷点,用的 50毫欧
现象基本可以判断是稳定性不够导致。
你的仿真应该更全面些，陶瓷电容的esr电阻这个值是随着温度跟频率变化的，仿真应尝试覆盖5m到100m。
如果在所有仿真条件下最小相位裕度40度的话应该是可以满足稳定性要求的，后仿真保守估计降低10度左右。补偿方式很重要，你内部补偿用的什么方法，无论是VCCS或者利用super follower技术的补偿，都会有引入另外的内部环路，可以从补偿引入的内部环路看看小环是否存在稳定性问题。
仿真波形也能暴露很多问题，比如看看gain曲线是否平滑无小尖刺翘起；gain margin是否足够等等。
祝好运。
补充一下，你ss+高温，ff+低温是比较具有经验性的仿真条件，从电路速度角度讲这是两个极端点，但是做产品的话尽量仿真条件更多一下，特别是在电路经验不是太充分的情况下。多仿真条件下可以使用vsde仿真，能缩短批量仿真时间，你可以试试。仿真中最好考虑PAD 以及 bonding wire的影响来尽量模拟实际电路情况。
祝好运。
振荡是因为loop没有做好,phase margin不够。Load regulation有可能是因为loop gain不够大，另外，也有可能是量测的问题，在重loading时，bounding wire和PCB连线会造成比较大的voltage drop,如果你的line regulation量测结果比较好的话，可以排除loop gain不够大的可能性。
振荡是因为loop没有做好,phase margin不够。Load regulation有可能是因为loop gain不够大，另外，也有可能是量测的问题，在重loading时，bounding w
你都依赖陶瓷电容的ESR做补偿了?！那你SPEC的带宽是不是要求太高了点儿啊?一般用电解电容的ESR做补充的比较多。
非常感谢你的建议,你说的SUPER FOLLOWER 是利用负反馈，在op的out和PMOS的gate之间加一个低输出阻抗的buffer
这样就又会存在其他问题，比如说EA的输出摆幅，LDO的输出负载范围等的平衡
我感觉不是，应该是利用负反馈，在op的out和PMOS的gate之间加一个低输出阻抗的buffer
，这样由大寄生电容和低阻抗的极点变远，然后在buffer前面和输出直接进行普通的弥勒补偿
不知道是不是这样
有用superfollower 补偿的文章吗 分享一下
格雷的书上就有
学习学习了，谢谢！
学习了。
SUPER FOLLOWER