微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > verilog+ius 仿真报错+求助

verilog+ius 仿真报错+求助

时间:10-02 整理:3721RD 点击:

Unable to load SST2 communication library: /usr/ius/tools/lib/libdcapi.so: cannot open shared object file: No such file or directory or file is not valid ELFCLASS32 library

请问这是什么错误,怎么解决?

还有我下了一个教程说cadence里有verilog例子在这个目录doc\ncvlogtut\examples,我怎么找不到?

ddddddddddd

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top