微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 设计外包

设计外包

时间:10-02 整理:3721RD 点击:
需要设计SAR ADC。有意者站内联系。

什么指标,具体说一下

要做到什么程度?到GDS数据,还是电路设计,系统设计?

要求电路及testbench。带宽100MHz,12位。有效位数11位。要求面积功耗尽量低。详细情况请站内信件联系。

带宽100MHz,12位 SAR ADC, 可以发ISSCC2011,现在在美国开会呢,谁还联系你?

呵呵, 带宽100MHz? smaple rate >200MHz ?
这个明明是pipeline ADC的指标,你倒好,要个SAR ADC ,即使能做出来,internal clk要跑到2GHz以上了
都是没什么sense的人,就像我们老板一样,动不动就说我们能做14bit/200MHz ADC的,呵呵
要是我能做,我还在这里打工啊...

稍安勿躁,数据有误。Throughput rate为5MSPS。2MHz信号的SNR为70dB左右。
劳烦留点口德,也算为子孙积福。

Continuous time SDM maybe doable.
third-order; OSR=32; 4bit quantizer + DWA

SAR结构:Throughput rate为5MSPS-->5M*12=60MHz的Clock,也不是100MHz哦,请问一下搂主,开100MHz是什么需要呢?信号带宽跟时钟是不同的,相同的信号带宽用不同结构实现,对时钟的要求是不一样的。换成SDM结构的话:2Mhz*2*osr(二阶32倍)=128MHz,希望能对小编有点帮助哦。 

100MHz是个错误的数据。不用纠结这个数据。我需要及时采样的ADC,不是SD ADC。
就是上面说那个指标在系统中就够了。


哈哈,实在人

我有朋友做过类似的项目
请问如何联系你
如果方便请给我发邮件
我邮箱是friend1566@126.com
谢谢!

发现看有的人回复还挺有意思的,蛮搞笑的啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top