如何在仿真时sweep某个Verilog-A中的变量？

在Cadence spectre下编了个Verilog-A模块，在其中设置了几个parameter。但在仿真时，ADE窗口下的design variables中却不能列出这些parameter。难道Verilog-A中的parameter不属于设计变量么?
那怎样才能在Verilog-A中设置一些设计变量，以便仿真时sweep其中某一个?
本人刚刚接触Verilog-A，这个问题尝试了好多次都不行，十分苦恼，望各位大牛不吝赐教！

唉，没人会么?
最后我想了个比较笨的办法，勉强实现了……

DC仿真时候选择元件参数扫描时可以点进去的