pipeline ADC

看了A low powerdesign methodology for high resolution pipelined Analog to Digital converters论文， 用的是动态时间法求的运放的偏置电流。但是他认为运放在满量程范围内发生SR，然后再进行小信号的建立时间。这种方法求出来的电流应该会偏大? 因为运放的SR肯定不会发生在满量程范围。

求pipeline ADC的高人出现

难道没有做pipeline ADC的吗

现在的人啊，等着坐享其成。有问题，也不勤奋一点扒扒贴，恨不得嘴一张，好东西掉到嘴里...

这个论坛本来就是讨论的，如果大家有问题都自己回去去查资料，也不一定能够完全弄明白。

一直觉得 fuyibin是个牛人，也很热心
虽然我是菜鸟，但是LZ这个问题大到没人可以随便说清楚！还是先多看看论文吧！

你好，这个问题确实比较难回答，一时说不清楚，可不可以给些提示，我最近也在搞这个，颇费心思，非常感谢

我觉得你的原来问的问题很好，我也遇到同样的问题，在设计运放时要对参数定指标，而这些指标又跟ADC的精度和速度相关，有些论文也没讲清楚，一些参数要定的比误差分析要高很多，因为误差分析是假设其他都为理想的情况，欢迎交流啊，你的QQ多少，可否加个好友

PADC中n多地方有运放，lz连提问都不会叫别人怎么回答

关键是没有找对文章吧，你可以找一下David Cline 1996年jssc的一片文章，讲ADC优化的，他是PR Gray的学生，下周去看看这老兄现在在干什么

在eetop上搜一下这片文章看一下

非常感谢你的热心帮忙，我看完再和你交流，谢谢！

你好！这篇文章我看过了，paper对影响功耗因素，级数的分类及影响，电容的scaling，噪声的建模进行了讨论，貌似没有对运放设计的量化给出较明确的说明啊，比方说SR是被忽略的，建立时间的建模也没有说清，本人见解粗陋，还请指正，谢谢！

标题

其实上opamp的设计都是太太基本的东西了，论文上都不会花版面去给大家普及基础知识的，这个就当做单极点系统推导一下，很简单的，大信号slew就是电流决定。可以到论坛上找本关于data converter的书看看

谢谢，这本书下了的，有仿真的例子也在做，我再把书看看哈

我很庆幸自己在看完小编的帖子后仍然耐心看了下去，从回帖中更有收获哦

我也看完了，结局还是不错

Nice post~