微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > Cadence Layout遇到一个常见问题,求大侠解决

Cadence Layout遇到一个常见问题,求大侠解决

时间:10-02 整理:3721RD 点击:
我在跑DRC时,老是提示我MIN.density of M1 area is 30%这有影响吗

没影响的,整体布局时,多加些金属1,就好了

金属的面积会影响芯片生产时的平整度,功能上对你的电路没有影响,你只要在空余出添点金属或者线加宽即可

但是有些M2,M3,什么的我根本都没有用,为什么还是要求我面积要达到一定得程度啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top