微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > Cadence LVS 求助

Cadence LVS 求助

时间:10-02 整理:3721RD 点击:
出现 n18e2r(mos ) on schematic is unbound to any Layout device .我不知道怎么解决,虽然明白英文含义

你英文水平实在有限!
你知道含义,还不知道怎么解决?

是啊,我找不到哪里出错,就是说器件和版图不对应,我实在不明白怎么不对应了,是连线问题还是其他什么问题

我从新画也出现相同的问题,我实在没发现我哪里出错。问题是这种问题从哪里解决啊,连线也没问题啊,DRC跑了也没有问题啊。怎么会出现这样的问题。算了估计你也没遇到过吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top