请各位大神赐教，两级运放问题

最近遇到一电路如图，图中两级运放的输出与输入的一端（n6管）连接形成电压跟随，另一输入端（n5管）接地，导致两级运放的输出失踪输出低电平。是这样理解的么?如果是这样，运放的输出那不就始终都是零电平了，那还有什么意义?

没明白你想问什么
你这个运放的输入共模范围应该不能到0吧，估计都没法工作

我就是想说，这样运放能正常工作么?

你这个NMOS输入，输入共模范围达不到0，输入管没法导通，无法工作

电路图哪里来的?没有说明什么的吗?还是哪里提出来的?这应该是个两级运放buffer，但是如果照现在这样接是没法工作的，如果2j3是个是使能端口的话你的最低共模输入大约相当于VGS5+（VGS-VTH），不可能是零。你再问问给你电路的人吧。

2J3和2L4都是偏置电压，提供偏置电流的。这个图是从Epson芯片中提出来的，版图上明确为n5管栅极接地的。但是确实觉得接地就没法工作了，不知道什么情况。

但是版图上可以明确看到n5管栅极就是接地的，所以就搞不懂是怎么个情况了。

建议你再好好看看版图吧，有很多管子是dummy的，运放的输入直接接地，就是轨到轨运放都做不到的。而且就像你自己说的，接地就不工作了，这样肯定是不很工作的。还有你不一定依赖提取版图的，只要把这部分的功能实现了，你自己设计也是没问题的，别人的永远只能是参考。

你最底下那个vddpad接的是开关管，上面2J3和2L4是偏置电压，建议你把整体的datesheet读一下，估计下大概这块是做什么的，然后把这部分的输入找到，看看输入什么信号（直流信号，交流信号），再回过来看版图找找版图里还有什么线是接到这里的，两者一联系就能突破了，我们提版图时都这么干。这个提出来的版图很可能有问题的。

我怀疑那接地的n5其实是个dummy

其实最底下的那个管子接的是数字块的输出，就是个开关管，仿真的时候直接接高电平的。我再好好看看版图吧，非常非常感谢。