ESD中mos管的源和漏面积不一样大的问题？求解！

准备做ESD，发现工艺库中ESD的说明文件中的MOS管的源和漏面积不一样大。在电路中，MOS管该怎么设置参数，才能使版图中的MOS管源和漏面积不一样大呢?下图显示了一个NMOS的属性设置，里面有Edit Area&Perim选项，但是设置了以后，产生的版图还是原来的对称样子，跟设置无关。求指教！谢谢！

这个应该需要layout支持

有的是厂里给的，有的自己做的！

ESD 一般还是自己Layout的，或者直接用代工厂的

改变这个属性表格里面的有源区周长或者面积最多可以在产生网表文件的时候得到不同的有源区参数，最终影响寄生电容的计算。如果要做到生成的晶体管版图也跟着这个参数变化，需要pcell支持。现在还没看到哪家代工厂的pcell做得这么好。我认为这是个很好的建议，应该可以很容易做到这点。有时间我尝试一下修改代工厂的pcell.

有意思