关于展频时钟SSC的问题

最近要研究展频时钟的问题, 大致了解了该技术的应用背景和用途, 是为了消除单一时钟频率下可能出现的EMI ;但没搞明白达到这个目的的方式,说是在时钟输出中引入jitter,但如何引入呢? 是通过双模分频器+sigma delta调制,类似小数分频的方式么?还是在固定模值分频器之前对VCO输出信号作什么调制呢? 求懂的高手指教阿多多谢了！

求大家推荐几篇对学习SSC有帮助的文章, 多多谢了！

有懂得高人给下指点可以么谢谢了

二三种都有，没听说第一种，你google SSC PLL 就能得到参考文献

还没接触到,学习下.

谢谢！不知能否说的再详细一些, 我刚接触这个东西,很多基本的情况都没搞明白,比如架构怎么实现的? 是SS控制模块放在分频器的前级对VCO信号处理么? 以三角展频为例,如何实现(1-deta/2)f(1+deta/2)f 频率范围内的调制呢, 这个三角波信号控制的是分频器还是处理VCO信号?

第二种见过

经过这两天查阅文档,目前发现展频的实现方式有如下两种: 基于sigma_delta调制的以fractional N频率综合器为基础的ssc； 基于sigma-delta调制的对VCO两个延时单元输出的四路正交差分信号进行相位切换的ssc ；还有什么方式可用来实现ssc，希望有懂的或者有兴趣的诸位进行指教