微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL锁定判断

PLL锁定判断

时间:10-02 整理:3721RD 点击:
最近在仿真频率综合器,鉴相频率10M,输出5G,环路滤波器带宽50K。现在做时域仿真,放到150us,通过计算器看输出频率大小,发现输出频率不固定,有0.1M的范围浮动,不知道这算锁定没?如果没有锁定,是什么原因?谢谢啦

整数还是分数分频?
你这个可能是锁定的,跟仿真精度有关。
可以改一下精度试试有没有变化。

提高精度仿真

应该已经锁了,0.1M只有20个ppm,再看看你的Kvco,可能已经到燥底了

整数分频,一直都是用的中等精度仿真,仿真时设置了最大步进为0.1ns。

我不是太清楚已经到噪底了是什么意思?还有20ppm是如何计算的?刚接触频综,很多都不是太清楚,谢谢啦

锁不锁定看vcontrol就知道了,0.1M看你vcontrol电压上的波动,再乘以kvco,就是频率的变化了

震荡频率是5G, 0.1M/5G=2e-5 =20 ppm, 偏差已经很小了,要是你Kvco很大的话应该已经锁了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top