PLL中VCO中心频率怎么定？

新手请教个问题，
a、PLL最终锁存的频率是有输入信号的频率和分频器决定的吧?
b、通常文献所说的“几GPLL设计”的这个频率是不是就是PLL的锁存频率呢?
c、锁存频率是不是选择为VCO的中心频率?
d、VCO的振荡频率范围选择中心频率的几倍更加合适呢?
多谢?

我理解你所谓的锁存频率是最终的vco稳定输出频率
a .b.c 就你那么理解业没什么问题，不要死抠了
d.这要看你的设计指标，现在流行高参考源＋sigma delta方式以降低噪声， 至于几倍。给你个参考数值大概在100倍左右。（很多的频率综合芯片实际鉴相器的输入上限是30－50mhz）

一般VCO的最高输出频率/最底输出频率<-2,比较合适！对于VCO来说,中心频率不是很重要,重要的是带宽,调谐电压...！ 对于PLL来说,只要所要求的频率要VCO所能输出的范围之内就可以实现.当然,环路滤波器要做的合适.

多谢楼上两位的解答，

不错有见解

谢谢赐教

请问带宽,调谐电压...！ 怎么定呢?

请问带宽,调谐电压...！ 怎么定呢?
请问带宽,调谐电压...！ 怎么定呢?

怎样确定vco的中心频率和调谐范围?

同求怎样确定vco的中心频率和调谐范围?