新手设计一个中心频率600MHZ的环形振荡器，求帮助

要求设计一个600MHz的cmos反相器，我就把5个反相器头尾连起来，外面加了一个vdc。进去ADE中跑出来是一种三角波，振幅在0.1V左右（显然不对）。所以请教一下各位前辈，如何设置初始条件，还有是用vdc还是vpwl?新人一枚，可能有些地方表达的不规范

使用的库是ncsu-cdk-1.5.1的celllibtsmc03,待会会上截图

每一个反相器的传播延时tpd大概是多少?要保证 2*N*tpd > T 才能起振。另外，仿真的时候可以加一个很小的阶跃在某一和节点，或者enable transient noise， 这样能帮助快速起振。

我也想学，我先找书看

initial condition 可以啊

或者是在电源加一个上电的斜坡

现在振起来了，谢谢。不过我发现波形有一些刺，在高电平最后一段凸起，低电平最后一段凹陷

反相器的输入和输出之间的寄生电容Cgd的影响
可以看一下 个人观点

怎么确定环形振荡器链的个数呢?新手求解……

加入一级施密特触发器+反相器整形为方波

根据你的相位裕度和增益裕度，级数越多，相位裕度越小，增益裕度越小。