求助：ESD保护问题
补充下,如果是输出PIN,似乎只要容易产生LATCH UP效应的,版图都需要做ESD保护画法.
请问下:I/O口不是作的有ESD保护的回路吗? 为什么还要做上面的ESD保护? 是因为防止LATCH UP效应吗?
解释下:
静电放电的原理的当上KV的经典接触到电路的时候,它会"寻找"最薄弱的点泻放.
就是说尽管你有ESD保护电路,但是由于未按ESD rule处理的晶体管可能漏极阻抗很小(假设接到D端),这时电荷可能通过
此处泻放
我们通常做ESD设计,就是为了防止电荷不经过ESD电路而是直接从管子上释放.
谢谢楼上。
如果是从管子上泄放，不是很容易引起LATCH UP效应吗?还有对于输入端又如何解释呢?需要的电阻阻值如何确定?
本人门外汉！
麻烦楼上多指导下。
输入栅端加电阻 当ESD事件来时，ESD保护器件还没有开启，一个小的电流从被保护的MOS流过时 在电阻上产生压降，加速ESD保护器件的开启， 一般电阻的大小在几十欧姆吧
输出管漏极用ESD画法 什么叫ESD画法?
谢谢，但感觉你回答的是I/O中ESD保护电路。
在连接输入/输出pin的transistor一般都要加ESD保护
可以加saliced block或者串联一个小电阻，
可能saliced block更加浪费一点面积
CLASS AB 输出可以将ESD电阻放在Loop里面就可以了，对输出阻抗影响非常小
见识了高手
多谢指导
added resistor is usually before secondary ESD
感谢
又偷学到一点啦
特许 好像一般提供ESD，不用客户设计。
我是class ab的esd的；已经测试过esd没有什么问题；
对于输出管采用加大漏端的画法，可以不用做ＥＳＤ保护结构，因为输出管的数目相当多，我测试了一个版本是没有出现问题的，
但当然要看你版图的排布了．．．
就加大漏端的画法是能防止latchup的说法，个人有点异议，请看看有关latchup产生的原理及条件噢，就明白了．．．
thank you
牛人,厉害
一起学习下
进来听听啊
这个不是有专门的电路么?
一个小电阻加上两个二极管
我也偷学啦 哈哈
学习学习
好好好好好