低压高速数据接收比较器

最近遇到一个问题，说出来希望大牛们出来指导一下，或者大家讨论一下，发表一下自己的看法。
具体问题：主要是用于DDR3和LPDDR2的数据接收的比较器；仿真时电压最低会在1.0到1.1，最大到1.8，工艺的MOS阈值0.55V，接收比较器的参考电压0.5VCC，VIH=0.5VCC+0.1V，VIL=0.5VCC-0.1V，问题是在VCC=1.0到1.1时，如何实现1GHz（仿真速度）的接收比较器呢?因为采用典型结构，MOS只能亚阈值导通；实在是不知道如何下手了。请大牛指导一下，不了解的也可以相互讨论一下，共同学习，谢谢

期待高手！

看工艺像是.25um或.35um，低压下输入管在亚阈值区gm很小，很难做到高速。没做过不太清楚，看看有没有什么低压运放结构吧

多谢指导，亚阈值下确实是速度很难上去，正在考虑能否用低压电流比较器实现。

可以考虑在输入差分对的负载上加交叉正反馈来提高增益，也可以间接的增加比较器的带宽。注意交叉正反馈不至于引起震荡就好了。可以搜一下这方面的论文，partial positive feedback。

好专业啊

common gate比较器也不一定可以达到1G，这要看你的支路电流。
可以考虑用数字比较器！