微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence中用assura做LVS时出现的问题

cadence中用assura做LVS时出现的问题

时间:10-02 整理:3721RD 点击:
我用assura做lvs,是用网表和版图对照来做的。网表是从电路导出的,电路对照做lvs已经通过,但是用导出的网表做的时候就出现参数不匹配,但实际上是一样的,比如P管网表中显示的是W/L=280n/130n, 但是版图中显示的是W=2.8e-07,L=1.3e-07, 好像是默认的单位不同意,我把网表中改成和版图中完全一致也是同样的问题。不知道这个问题怎么解决,哪位高手帮忙解答一下!不胜感激!

thank

同问!

把ERROR的信息贴上来看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top