微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 弱问: PLL后面接频综分频后jitter会变小吗?

弱问: PLL后面接频综分频后jitter会变小吗?

时间:10-02 整理:3721RD 点击:
假如, 1.2Ghz PLL, jitter =200 ps,八分频后, jitter会变小还是不变啊? 如果不变, 这不相当于分频后时钟信号性能提高了吗?

不会,,,,

哦, 这样啊, jitter也不会增大是吧, 也就是说分频后时钟信号的质量不会坏于分频前?

divider 会恶化jitter

JITTER不变,phase noise better

jitter不变,1 UI时间变大,从这个角度性能变好

.......

why?

好像问题不严格啊,jitter有多种,lz说的是哪种。jitter有用时间衡量的,有用UI衡量的,lz问的是哪种衡量方法?
按照通常的理解,8分频后T=T1+T2+。+T8,假设这些Ti都是高斯分布不相关的随机变量,且均方值一样,就可以推出T的分布。不过这里是说period jitter。至于假设呢,一般也都成立。但是如果问的是phase jitter,或者假设不成立,那就另当别论了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top