微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 一个互不重叠的时钟信号,如何实现上升沿时延而下降沿不变。

一个互不重叠的时钟信号,如何实现上升沿时延而下降沿不变。

时间:10-02 整理:3721RD 点击:

一个互不重叠的时钟信号,如何实现上升沿时延而下降沿不变。
谢谢。

一个互不重叠的时钟信号?一个时钟信号怎么重叠?自己叠自己?
说的清楚点别人好回答

我看英文的名字是Two-phase non-overlapping clock generator



谢谢

这不是双向非交叠时钟么。

是的。
我想知道如何实现只在上升沿上升的时候上升沿输出有个小时延而下降沿不变。
请不吝赐教,谢谢。

其实很简单的啊
输入时钟分两路 一路接奇数个反向器 后接二输入与门,一路直接接这个与门的另一个输入端。与门的输出即是你的要求时钟。反向器的个数调节延时。不知道理解正确不?

这个结果如果反响器数量不够的话似乎上升沿没变,下降沿提前
接偶数个反相器就可以了
只要生成一个比原时钟整体偏移一个t(t<T/2)的时钟再经过与门就好了
偶数个反相器便于实现
另外只有与非门,没有与门。实现上还要多几个模块

还是没有鼓捣出来呢,谢谢两位帮忙

上一篇:PE3236问题
下一篇:关于pipelineA/D的latency

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top