pipelineADC dnl inl 的问题

建立误差要求小于1\2LSB，这个有原理性推到吗，或者从宏观上怎么解释，从各种论文上没有找到统一的说法，有的说不满足会产生失码，我还看到有地方写到，采样保持的增益误差只影响到INL，而MDAC里面的增益误差影响到DNL，我个人认为这2者应该都影响，而bandgap会影响到offset和gian error。求人指导啊，太乱了 没理解清楚

S/H的增益为1，因此引入的误差只会是ADC整体曲线偏移（相当于引入一个offset），这就会影响ADC的绝对INL（取决于你怎么定义INL）。对于1.5bit/stage的pipeline，MDAC实现X2 +/- Vref的作用，因此导入的误差会影响整个曲线的斜率以及DC偏差，这会影响INL和DNL。个人陋见。

S/H引入的误差还以输入有关啊，并不是每个台阶都移动一个固定的OFFEST，从这个角度来说，我感觉他也影响到了INL与DNL,不知道您是怎么考虑的。