微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 咨询做pipelineADC对CMOS管特征频率的要求

咨询做pipelineADC对CMOS管特征频率的要求

时间:10-02 整理:3721RD 点击:
开始做一个pipeline adc,80M的采样率,想了解下对CMOS管特征频率的要求,自己不太懂,想在这里请教一下大家,谢谢!

2.5V device就OK了,差不多就是个.25um的device,
ft应该50GHz差不多吧,pmos会低一点吧

用65nm吧,发文章也方便:)

谢谢,我们已经选择了TSMC .35um 3.3V/2.5V 的CMOS工艺,请问对管子特征频率的要求是怎样计算出来的,谢谢!

没法算,看看foundry提供给你的PDK吧

fT和你里面运放的GBW有关,GBW与反馈系数决定建立的时间即是采样时钟周期。

他指的ft是device 的固有特征频率...

fT虽是器件自身的,但是gm/id不同影响fT。确定取多大的fT设计决定的,前提是当前工艺支持可做到。

能具体点吗

很有用呀

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top