微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教一个ESD floorplan弱的问题~

请教一个ESD floorplan弱的问题~

时间:10-02 整理:3721RD 点击:
芯片最外层ESD走线,两层,一层VDD,一层GND
问题1:VDD在内还是GND环在里面呢
2:GND环一般用衬底接触环打一圈,那GND环是不是也要用nwell打一圈呢,如果打了会不会有问题呢?
希望高手不吝赐教,谢谢谢谢~~

自己顶一个~

再顶一个~

芯片最外层ESD走线,两层,一层VDD,一层GND
问题1:VDD在内还是GND环在里面呢
GND在外,VDD在里,再用GND(隔离)
2:GND环一般用衬底接触环打一圈,那GND环是不是也要用nwell打一圈呢,如果打了会不会有问题呢?
VDD用NWELL(或N+)打了,对ESD来说,增加了电源到地的二极管,对ESD有好处。
考虑到电源上的噪声,打多了会对地有影响。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top