微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > layout的assura的LVS问题!

layout的assura的LVS问题!

时间:10-02 整理:3721RD 点击:
最近在学版图设计,原理图画好了,仿真通过了,版图也画好了,run DRC正确,但是就是到了run LVS出了问题,提示如下:(我是用的assura来仿的,因为PDK只支持这种方式)我想知道那两个提示错误到底是为什么?怎么解决?谢谢了~


ddddddddddd

没有人回答,但是问题已经解决了,不是什么软件问题或者PDK问题,而是自己画的版图问题,重新严格的画版图,不要偷懒就行~

看看,我觉得严格按照例题做很重要,偷懒不行的

傳信援用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top