与非门输出与结果不符
时间：10-02
整理：3721RD
点击：
用cmos管设计与非门，用常用的Pmos并联和Nmos并联，但做仿真时，二,三输入的与非门可以出来正确的结果，四个以上的输入是出来的结果就不是预期的，这是什么原因?
nmos应该是串联吧，四输入以上的话延时特别大的，应该是已经超过了你给的信号的周期了，所以会出现混乱。一般都不会用这么多的输入个数，可以拆开来
4个nmos串在一起驱动能力可能太弱了，下拉能力不够。特别是如果你后级还有传输管之类的，那实际上串了5个nmos...
也可能是电压太低不能正常工作吧，用三个二输入与非门代替便好吧
VDD太小