微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 版图flatten后lvs出错

版图flatten后lvs出错

时间:10-02 整理:3721RD 点击:
为什么将版图flatten之后再做lvs就报错了呢,有人遇到过这种情况吗?

很正常啊,hierarchy层次里的pin 可能都被你flatten到top上了
自己要读一下lvs report
有什么错先自己debug一下

是你说的情况啊 那flatten因该怎么设置呢

没有办法,只有把pin 删掉

pin 删掉了 怎么做lvs啊是把pin删了 在打散然后再加上pin吗

这个很容易么,自己想办法咯
需要的pin留着呗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top