微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微波和射频技术
>
RFIC设计学习交流
> cadence级间匹配仿真
cadence级间匹配仿真
时间:10-02
整理:3721RD
点击:
级间匹配如何用cadence仿真?级间匹配不好测。我想把它拿出来单独测了一下,但是感觉效果不太好,因为单独测好了再放到整个电路中又会有问题。直接用S21参数能大概看一下么?
输入匹配都没有搞定,只能帮顶一下!
上一篇:
IBIS model
下一篇:
delta-sigma ADC调制器NTF零点的设定
匹配
仿真
cadence
相关文章:
请问射频多级电路间的阻抗匹配 (无内容)
common-gate 类型的LNA如何做输入匹配?
关于匹配与功率损耗
请教RFIC阻抗匹配设计的过程
请教大牛们一个电阻匹配精度的问题
一般0.5um工艺,mos管l=2u的一维共心匹配能达到多少啊?
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
大家在cadence中怎么测试电路
PMOS管的小信号模型与NMOS的相
constant gm偏置电路有什么好
Cadence IC 615用MMSIM12.1
hspice 中瞬态仿真(tran)使
用HSPICE仿真LSTB问题
hspice 2013 错误invalid
hspice 波形仿真显示no dat
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top