微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL相位裕量问题

PLL相位裕量问题

时间:10-02 整理:3721RD 点击:
CPPLL晶体管级的电路设计完成后还需要仿真环路的增益和相位裕度吗?怎么分析呢?
请指点。一次6u的瞬态要跑一个小时

没必要跑,参数萃取出来跑行为仿真即可。况且你跑个瞬态也看不到什么

你用hsim跑,几分钟搞定

我的要跑半天!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top