CMOS带隙基准源电路设计的一个问题

一般的工艺都使用的是标准pnp，直接使用model就可以，不需要面积

实际CMOS工艺中由于PNP是寄生的器件，所以FAB厂提供的MODEL里只有固定尺寸的PNP，不需要指定面积

版图都是固定的直接调用吧

赞小编~赞小编~
赞小编~赞小编~

赞小编~
赞小编~

不是area 是multi

正确的解释

设计实际仿真看一下

长知识了

谢谢各位了，现在我知道了，PNP管的模型是代工厂给定的，只要改一下M值就行，也就是多少个PNP管并联的意思，上面各位大侠都说到了，谢谢兄弟们！

一般的工艺都使用的是标准pnp，直接使用model就可以，不需要面积

这个倒不是特别重要,它跟你想留过collector的电流多少有关,也会对Is产生一定的影响.
一般CMOS工艺下,都会提供几个指定面积的PNP(P衬底工艺),比如5*5,10*10,20*20等,作为BGR应该都能满足

Foundry provides standard model, size and layout PNPfor BGR.

是的，只要设定m的值，也就是几个pnp管并联就好，一般会指定一下他的状态，在saturation下

不清楚LZ是用于什么的
好像实际设计中，直接用代工厂提供的model就OK了吧?~

好的，长知识了

模型里都会提供几种不同面积的pnp的(比如5*5或者10*10),看自己的需要来选择了.

我也赞小编，都没把这当作问题想过，呵呵，我用过的工艺的PNP好像都是固定的，有两三个面积可以选的样子，面积不同结果也是不一样的。看来我得好好想想这问题，哈哈

just for multi number

有收获
呵呵

smic18的model有5*5 10*10等面积的PNP，需要选择，根据匹配性和相位裕度等参数要求选择

这个应该是正解吧

studing