求助：颇具挑战性，一个问题：三支路电流源的相位裕度该如何仿真呢？

请各位帮忙了

请各位帮忙了

请各位帮忙了

如果我没看错，你这个是要产生一个恒定gm的bias 电路，怕它不稳定，所以要仿仿相位裕度。

用stb，把vdc加到上排右面数第一个PMOS和第二个PMOS之间，就OK了。

说说个人的看法吧，电路里面有两个环路,
第一个环路：NM9 > PM17 > PM18 > NM9正反馈
第二个环路：NM9 > PM17 >PM19 > NM12 + 电阻 > NM11 >NM9负反馈
由于负反馈 > 正反馈 ， 环路才能稳定
所以，在NM9的栅极输入信号仿相位裕度该是个不错的选择, 而且这个点是开环的主极点，到地的补偿电容应放在这里

NM9栅极加信号是慕达地。

guang3000是高手

您太厉害了，佩服！
感谢您的回复！

您的意思是，这个电路不管是怎么样的参数设置，都是稳定的负反馈吗?
您太厉害了，佩服佩服。

嗨，可以不可以请您说明一点呢? 何乐年老师的书上的三支路电流源怎么都没有做相位裕度的分析呢?

这个你得去问何老师。
BTW，多看原版书，少看翻译书，多看国外经典教科书，少看国内编著的教科书。

superman...
very good\111

需要频率补偿，要不然很可能不稳定

需要频率补偿

分析的还可以，但是1-gm11*R不一定小于零，
所以参数设置不合适的话，环路仍然可能是正反馈。
另外，stb分析只要把0V电压源Vdc加到环路中就可以，
具体哪个节点应该关系不大。
也有小心起见，尽量将电压源加到寄生参数比较小的节点的做法

----------
你和guang3000各有所取之处，结合起来就完美了，
guang3000说整个环路最终是负反馈，这个其实不能定论的，
粗略分析可能为正，也可能为负，如果所有PMOS管、NMOS管的W/L各自相等，
那么可能是环路的反馈的增益在0dB附近。

而你说，只要在环路任何一点断开，都可以仿环路的相位特性，
这也是不对的，因为必须考虑到负载效应，
如果断开节点不合适，那么将这一级的负载就改变了。
guang3000说在M9的栅极处断开是个不错建议。

dddddddddddddddddddd

用stb分析的一个好处是这个方法既不是增加也不会减少你原有电路的负载效应。只要在环路中加一个iprobe就可以，而不管所加点是高阻抗还是低阻抗，都可以处理，gain 和 phase 分析都会很准。

M9 的栅极点可是高祖抗节点，是否要考虑到Cgs的影响?

断开环路后，可以给M11的漏极一个与M9 之路相同的假负载?
另外我认为在M17 和M18栅极之间也可以断开，M17点的Rout很小，就算考虑
到后面管子Cgd的miller效应也不会将其RC常数减小多小（以图上的尺寸）

almost right！

晕，没看见电阻，所以修正一下自己的观点，
应该是总是负反馈的，
应该不需要加补偿，高阻输出只有一个节点，
这是主极点，其他都为此极点，在比较高频处，
所以应该是稳定的

我持相同观点，一方面是只有一个高阻抗节点，另一方面这样的尺寸环路增益应该不会太大
瞬态仿真很有必要

受教了