请教：关于相位噪声仿真的一个问题
我觉得这里-80dBc不是实际的噪底，而是你对连续输出波形做DFT时非相关采样引入的频谱泄漏引起的
你的频谱不正确
你是用SPECTRE里的计算工具直接DFT的吗?
3# 大大山
对的，这样会有什么问题嘛?
是因为窗函数的原因嘛?
这个问题有点类似您用spectrum 仪器时，要如何换算phase noise
因为spectrum分析出来亦是数字data
那rbw也应要换算mapping
是故您最小可见1M spacing 故是-140dBc/Hz floor...
但...why not 以pss+pnoise仿真呢 my dear...
5# tulipbear97
具体是怎么通过resolution bandwidth 进行换算呢?
小数分频的FS可以做PSS嘛?fractional-n FS由于分频比不确定，应该不存在一个周期稳态吧。
还望不吝赐教。
在那个计算器里有DFT与PSD两个函数
你能知道这两个函数的区别的吗
没问题
把这个频谱拉开，zoom in中心频率正负频偏5M再看1M频偏的地方
這應該是 plot FFT 解析度的問題
妳做的 FFT 點數還不夠多
解析度不夠, noise floor 會上升是正常的
7# 大大山
还望赐教?
这频谱已经转成dB形式，电压谱，功率谱应该会是一样的结果，图中把它拉到1M处看，也不会低于-80的，因为图就摆在那，DFT的点数会影响结果的精度，但多用点不会给你带来更多的信息，所以我觉得还是FFT时频谱泄露的问题。 
分析的很有道理嘛。 11# depend135
有必要明确一下相位噪声的定义，这一点在很多参考书和论文里面上并没有明确的说明。
所谓相位噪声，以小编的例子，1MHz频偏的时候是-110dBc/Hz，也就是说，你的载波4205MHz，那么在4206MHz的地方的（PSD（-80dB））/（total carrier power）=-110dBc。 注意，是total power，也就是说，对应你的图，是0--8G的全部power，如果是理论计算，应该含有一个积分过程。
当然实际情况下，可能只需要包含-500MHz -载波-+500MHz 的范围，就可以近似接近实际结果。
你的-80dB是绝对值。 相位噪声体现的是一种相对比例的关系。
很多时候，大家都误以为是相对于载波最高处的比例，但是其实的本质是相对于整个power。
实际测试中，包括VCO和PLL，的频谱，类似小编的图的情况很普遍。也就是载波相对于噪底也就只有60-80dB的水准，但是j具体的相位噪声，可能有完全不同的形状。
13# like0904
若是这样的话，我们在根据通信标准阻塞图推导频综相位噪声的要求时（如经典的GSM推导例子）不对了?因为里面算信噪比时，用的就是中心频率的能量。
楼上，我不是十分了解你的具体的推导过程。
不过可以参考下列文献：
http://cp.literature.agilent.com/litweb/pdf/E4440-90328.pdf
（参见其中150页）
个人估计，你所说的情况，相当于其中Figure6-3 边上的公式。
那个没有错，但是注意，图中的res BW是10Hz,而相位噪声的定义，是dBc/Hz
同时注意上面的关于相位噪声的定义：
是 相对于 power in full BW
15# like0904
dBc/Hz是由于相噪的定义是一定频偏下噪声在1Hz带宽内的能量(db/hz)比上载波的能量(db)吧。
还有您的那个附件好像不能看啊。
8楼是正解！
实际上，边带功率极少，积分结果几乎等于载波功率，例如-60dBc的一个杂散频率，积分结果就是1.000001，则理论值=10log（0.000001/1.000001）=-60.00000434 dBc，所以要反对教条主义，要把马克思列宁主义的普遍真理和中国革命实践相结合嘛！
17# lgy737
现在是对一个序列作DFT求频谱，不是用频谱仪测试，这样做也可以吗，请指教啊
kjlfgasdfjas
sample THM. from DSP
or u can see B.RAZAVI p202~p204 Design of analog cmos integrated circuit
DDDDDDDDDDDDDDDDDD