微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL中带宽问题

PLL中带宽问题

时间:10-02 整理:3721RD 点击:
请教各位大侠朋友:PLL带宽和其LPF的带宽有什么关系?工程中,为何使PLL的带宽为PLL输入频率的1/10?先谢了

PLL带宽可以认为就是LPF带宽。可以等效为一个典型的二阶系统去分析。
分析PLL特性的时候,我们假设在其锁定的时候是一个线性系统,这个假设是有前提的。CP本身是非线性的,她在每隔一个reference 周期时对电容充电(或者放电)一次,而我们以连续系统去计算的话,当然希望CP越接近一个连续系统越好,也就是说reference frequency越快越好,偏离我们推导的PLL transfer function越小。 而PLL的Bandwidth表示PLL系统的反应速度,当PLL Bandwidth与reference frequency(就是CP充放电的时间间隔)两者差不多的时候,CP非连续的非理想效应就不能忽略了,因为PLL系统也会对此非理想效应产生反应,而当两者差越多,则CP非理想效应影响越低。所以理论上PLL Bandwidth比reference frequency低越多越好,但太低的话PLL锁定的速度会太慢,而且电容值也太大太占面积,所以一般经验值用大概小10倍即可保证能稳定,但实际上还是要靠HSPICE模拟过后才知道确实的情形。

Good explanation!

分析得不错

thanks

学习了

ding

好像有一点重要的东西没说啊,如果PLL的环路带宽过高,这个反馈系统不稳定了,根本不能锁定。这个比连续不连续的近似更重要。

我们不用假定PLL在锁定的时候是一个线性系统,它就是一个线性系统。在锁定的那一点上,在phase domain或者频率域用小信号的分析方法是传统的,正确的方法,当然锁定的过程不是一个线性过程,环路特性方程也是不能运用在锁定过程中的。

zhen de hen hao de dong xi

i have no idea. srry

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top