请教laker中如何实现共质心对称交叉互连
说说自己的情况，其实手动连也可以的，但是laker有这个功能，就想学一下怎么设置。我查看了laker的manual，手册里有一些说明，还有一张图我附在附件中吧，手册中的相关内容是在symmetric routing这个命令中，但是我无论我怎么使用这个命令，都是只能产生两条对称连线，但是这两条线就是不能交叉，所以我觉得应该是我的使用上有问题。所以在这请教大家
1# raultjf
现在没有必要做这个layout了吧
没什么优势，layout连线又复杂，划不来的
降低匹配的要求吗?
2# fuyibin
4# raultjf
你有什么依据说你那样的common-centroid会好呢?
只是自我心理安慰罢了
实际中可能并没有效果，或者帮倒忙了
就你那两个via就有多少电阻了?两条线的电阻差20~30ohm
根据你layout的具体情况，还有其他一些因素
这个没有数据谁也说不好，共质心也是一种经验的结论吧
实际tape out中难道不是这么画马
5# fuyibin
自己顶一下
6# raultjf
我只是随便说说的,
我也只是个circuit design不是专职layout，
不过是不少自己电路就自己画layout了，ADC, AFE filter, LVDS clk input buffer等
按照我的knowledge和experience，是不需要做common-centroid的
按照现在主流的45nm/65nm/90nm工艺，layout需要注意的应该不是distance effect了，应为size都很小，离的很近哦
在实现电路实现功能上共质心的作用不是绝对的，不画共质心电路也能工作。但是我觉得失配绝对是需要考虑的问题，尤其是设计高水平的电路时。高精度就绝对要求失配控制在一定范围内了。
你说的45nm器件之间的距离变近了，确实是，但是刻蚀的分辨率可能不会变化，相对器件的尺寸所占的比例也增大了，匹配的问题可能会更严重。
8# fuyibin
etching accuracy是随工艺不断提高的，这一点毫无疑问，如果还按180nm的刻蚀，45nm device就不可能work，不过etching accuracy的提高赶不上器件面积的scaling down罢了，这个很好理解，一个是线性提高，一个是按平方律缩小，所以就显得工艺越先进，match越差了。
common centroid 仅仅是为了避免在大尺度情况下，抵消梯度变化带来的影响，可以翻翻书，我好像记得是这么说的。并不能避免random mismatch。所以我的理解就是，在现在工艺条件下，device距离都很近，不需要common centroid structure。或者说layout不应该把主要精力放到这个上面，而是要考虑其它更重要的effect。呵呵，随便说说的，跟教科书上可能不太一样的建议。
BTW，device mismatch is not only depended on etching. Doping is the dominant effect.
恩受教了再往下说就围绕工艺展开了