DAC问题请教

我在仿一个DAC的时候，输出周期性的出现了误码。比如当从1111110000到11111011111的时候，实际变为1111111111，保持一个周期周期；当从1111010000到11101111111，实际又变为1111111111，保持2个时钟周期，等等。有什么好的方法解除么?
另外是不是低的电流看起来对应的毛刺更严重些?
再问一下，根据仿真图怎样计算DAC的INL,DNL?
谢谢！

什么结构的，PIPELINE?

电流模式的温度计码与二进制码相结合的DAC

帮顶，呵呵