请教PLL中Modulator的dither问题
时间:10-02
整理:3721RD
点击:
给modulator加上dither之后,spur是没有了,但是会使低频附近的noise增大,那么dither的位数如何选择,如何加?有没有相关文献分析这个问题的呢?
这个事小数分频的PLL吗?只做过整数分频的,汗
此为正常现象,因为"power"是"conservertive"的低频处一定会变高,然dither的选法仍有好坏之分,意指,是否增加更多noise
是的,因为dither会有一定的功率谱形状,SDM对输入来说是直通的,所以这个功率谱会叠加到SDM的PSD上,那么一般加dither的方法改如何选择?
dither的位数由你要dither的频率精度决定,fref/2^n
这只是位数,还有dither加的位置,看到过直接加在输入端的,也有使dither到输出的传输函数和量化噪声传输函数一样的。
加入dither的方法有只是将最低位强制为1的,有通过LFSR产生随机序列数的,而且随机序列数的位数选择应该也是要考虑的吧?
加入dither后SDM的PSD也有可能会产生变化,特别是在低频附近,所以我觉得应该有个较优的方法来加入dither。
通过仿真发现放在输入端好一点,spur会好一点,我觉得dither引起的低频噪声是不会占太主导的地位的
我仿真看到直接加在输入端的话,SDM在低频端的噪声是会抬高不少的。其效果类似PFD/CP非线性引起低频端噪声增大一样。
应该不至于比PFD,CP本身的噪声还高吧
好像问题还没解决啊,呼唤高手
谁有这方的资料啊