经常做power的人，大家来讨论下基准吧

1# jeff_zx
我先丢几块砖头吧
用过的大都是cmos工艺，除了TSMC BCD其他的离散性都很大。
有一个产品使用了chopper和dem，结果还是不错，但这个产品的ref是可以外接电容的。
如果没有外节电容，只靠片内的低通铝箔，好像chopper的优势就无法体现了，尤其在LDO里，有人尝试过片内连续时间滤波器吗?
或者有更好的design?

大家积极发言啊！

谁有TSMC BCD PDK文件。谢谢

如果不便放在网上，可以发给我

我想基本无解，如果基准一旦用到mos管的match (运放，电流镜), 就会有随机误差，包括尺寸上的误差和阈值电压的误差，这个是避免不了的。我见过LED驱动芯片上面用chopper，而没有外接电容的，但这种芯片对噪声没什么要求
想请教下，外接电容来消除chopper产生的噪声 ，能比得上不用chopper而内置滤波电容产生的噪声那么小吗?

6# guang3000
noise肯定是chopper加外接低通滤波的小，主要是1/f noise，这个我想你片内的简单低通是很难滤掉的，而且片内低通电阻很大会有额外的themal noise，chopper轻松把noise搬到KHz级，片外电容，做一个Hz级的滤波器也很简单

2# jeff_zx
拓展一下
大家可以谈谈各自产品里trim的做法和经验吗?

1# jeff_zx
还有，既然都要trim，有人试过用全MOS来做基准吗?！
我是指mass production

我想你的意思是在MOS晶体管输入端的1/f噪声就像一个低频的失调电压一样，可以用chopper移到高频去是吧。

那么大家有没有想过究竟什么原因CMOS基准差呢?
理论上OP的SIZE够大,OFFSET不是可以小到几个MV吗?
最终的漂移不也就是K*VOFFSET,那也没多大啊

我们目前都是用fuse 做trimming
但是现在有用mos 开关去做
可以考虑用package 之后在trimming 会提高精度
我不知道lz想达到什么样的精度

做 dc/dc 的，还应该考虑一下psrr问题吧

op端产生的offset到输出端是会被R1和R2的比例放大的，一般在10左右，如果是几个mv到输出就是几十mv

12# jluhzw
常见的都是fuse，但是目前的测试水平所需要的trim pad还是很大，成本上是个弊端
你说的mos开关，是指利用数字电路来自动调节吗?能详细讲讲吗?

常见的都是fuse，但是目前的测试水平所需要的trim pad还是很大，成本上是个弊端
你说的mos开关，是指利用数字电路来自动调节吗?能详细讲讲吗?

16# jeff_zx
另外，在普通CMOS工艺中，都是寄生的三极管，大家有研究过vbe绝对值的偏差吗?

其实这个问题也是我最想问的问题,CMOS基准分散除了OP的OFFSET贡献以外,难道就和VBE没有关系吗?
如果有那么有多大

达人出来回答一下啊！

向各位斩波高手学习

我试下估算下
做下面的假设
VREF=1.2V ，VBE=600mV，(1+R2/R1)=10 , 则VT*lnn=60mV
R2/R1的精度是百分之一，会引起 9 * 0.01 * 60mV=53mV的变化,
我曾经猜测过一般斩波的bandgap的是2% ， 论坛上也有人说bipolar工艺轻松达到2%的精度，就当完全没有运放失调的bandgap的偏差是2%好了。
于是VBE引起的误差是2% - 53mV / 1.2V =1.5% 。 假如电阻的绝对精度变化是20% ,PTAT电流也会变化20% 。这个1.5% 还包括了PTAT电流变化引起的VBE变化。所以。有没有人提供下这个变化的数据?