关于VCO仿真中遇到的一个问题

最近偶在做一个VCO，采用的是全差分的环形VCO结构，延迟单元是用的差动的单元，控制电压加在p管上，电源电压3.3V，做了好几天了，可VCO的起振老是有问题，想了好久也不知道问题究竟出在哪，请各位大虾帮帮忙！

不好意思，偶不知道怎么把图片传上去，只好将仿真的波形加在附件里。
小编！附件里是我仿真的波形供大家参考的，你千万不能收大家的钱啊！谢谢小编！

仿真的时候要加一个扰动在输出端

需要有一个跳变，无论是电源电压或者是模块使能使能信号！

谢谢各位帮忙！

同意4楼的说法，你可以做个启动电路！主要是打破起先的平衡，，，