讨论pll的设计
但是当参考频率小于10倍，比如是6-7倍时，离散模型和连续模型差得比较大了，Gardner的论文上只给出这种情况下的稳定条件，但是当我想在这种情况下设计具有一定相位裕度，比如60度的PLL环路时，该如何设计呢?
kool 你好
我不知道你为什么要要打破以往的分析模型进行设计。但是我觉得设计的切入点还是能够找到一个适合的模型进行分析设计，具体就不懂了，呵呵~
顺便问你一个问题：
你知道现在SMIC0.13工艺可以用Calibre做后提寄生仿真吗?我是用Assura做的后仿真，但是觉得偏差有点小了VCO出来4GHz，后仿真才偏离100MHz，而且从幅度和频率的偏移上感觉不太对劲。我想用Calibre验证一下，但是0.13工艺的好像Calibre不行。好像业界一般是用Calibre做后防真的，不知道Assura的可信度有多少呢 谢谢~
因为我的输入频率比较低，以至于z-model和s-model下两者的相位裕度差10度左右，所以用s-model设计好的参数还需要手动调整，所以想知道能不能直接从z-model设计最优的相位裕度值。
你后仿提取出来的参数准确吗?我没做过后仿，所以也帮不上你，不过偏100MHz，我也感觉有点理想，你用assura做后仿时提出寄生参数多大，L,C的大小有没有变化吗?
可以搭建behavior 的 PLL OL & CL AC simulation , 通过你选定的 Icp， Kvco， N， 以及 LPF topology and RC parameter
仿真出你需要的Goal： PM》＝60 degree~！
这些我都做的，这个只是一个验证，我主要是想设计出合适的值，现在也只能从s-model出发设计，然后再用z-model调整参数，感觉有点麻烦。所以在想能不能直接从z-model来设计参数。
你是想自己建立模型? 有点牛的，赞~！
呵呵，我只是想问一下看有人直接用z-domain的model 来设计电路的没有，估计像这种情况的PLL会比较少，一般还是参考频率大于10倍环路带宽的。